Progressi nella ricerca di alimentazione lineare LDO
Di recente, il gruppo di ricerca del professor Mingxin dal Power Integration Technology Laboratory della School of Integrated Circuit Science and Engineering presso l'Università di Scienze elettroniche e Tecnologia della Cina ha pubblicato un risultato di ricerca innovativo sulla tecnologia transitoria rapida a bassa potenza nel campo di regolatori lineari a basso dropout (LDO) nel giornale del circuito solido IEEE.
Questa tecnologia può migliorare significativamente le prestazioni fotografiche ad alta velocità di smartphone e droni. Adotta il recupero avanzato della corrente di carico e l'architettura di controllo del morsetto attivo, con un consumo di energia statico di soli 8,2 μ A. Può contemporaneamente gestire cambiamenti transitori di carico ad alte e basse frequenze, comprimere per il primo tempo il fattore di qualità transitorio LDO a 41P e raggiungere per la prima volta la capacità di salto di carico ad alta frequenza nell'alta industria LDO.
I dispositivi mobili generalmente adottano un'architettura di alimentazione da punto a punto costituito da convertitori e LDO a più back a cascata di litio. Buck viene utilizzato per una riduzione della tensione ad alta efficienza, mentre LDO converte la tensione di ondulazione di uscita di Buck in un alimentatore stabile. La sfida chiave che deve affrontare il design LDO è che per applicazioni come la memoria flash con bassa tensione di ingresso e corrente ad alto carico, gli LDO utilizzano in genere transistor di potenza di tipo N per ridurre l'area del chip e ottimizzare le prestazioni transitorie. A causa del numero unico della zona morta di NMOS-LDO, i transitori di carico ad alta frequenza possono degradare significativamente le prestazioni transitorie; Allo stesso tempo, il consumo di energia statico di LDO deve essere ridotto al minimo per prolungare la durata della batteria, ma la ricerca di un basso consumo energetico deteriora le prestazioni chiave di LDO, come il rapporto di soppressione transitoria e di potenza.
Sulla base delle sfide di cui sopra, il team di ricerca ha progettato un recupero statico e quasi zero di guida per la guida dell'architettura di controllo LDO e ha proposto una nuova architettura buffer per la Tranconduttanza migliorata MOS. Pur guidando efficacemente la capacità di gate del transistor di potenza, il consumo di energia statico viene completamente recuperato dal carico; Il circuito di morsetto attivo viene utilizzato per bloccare rapidamente e accuratamente il limite inferiore della tensione di uscita dell'amplificatore di errore quando la tensione di uscita è superato, riducendo la zona morta dell'unità LDO a uno stato quasi zero.
Con l'aiuto della tecnologia di cui sopra, LDO è stato progettato per ottenere un fattore di qualità di 41Ps con un consumo di soli 8,2 μ A, mentre la fluttuazione della tensione di uscita durante i transitori ad alta frequenza è aumentata solo del 40% rispetto ai transitori a bassa frequenza. Rispetto al livello di ricerca avanzata internazionale, presenta vantaggi significativi nella risposta ad alta velocità e bassa potenza.
