Sistema di acquisizione dati per il rilevamento del segnale di radiazione ottica transitoria
In base alle caratteristiche di forte background e target debole nel rilevamento di radiazioni ottiche transitorie, questo documento progetta uno schema di acquisizione dati con FPGA come nucleo di controllo ed elaborazione. Lo schema adotta canali a doppio filtro di sfondo e segnale, amplificazione controllata da programma a due livelli, che garantisce efficacemente la qualità dell'acquisizione del segnale; allo stesso tempo, adotta l'archiviazione della conversione di frequenza per i segnali target, che riduce notevolmente i requisiti per l'archiviazione e la trasmissione dei dati e garantisce un processo di acquisizione più coerente. Accuratezza di misurazione.
1 Composizione del sistema e principio di funzionamento
Il sistema di acquisizione dati può essere suddiviso approssimativamente in tre parti: il modulo di pre-elaborazione, il modulo di memorizzazione del campionamento e il modulo di controllo FPGA. Il modulo di pre-elaborazione include dispositivi di conversione fotoelettrica, banchi di filtri attivi e circuiti amplificatori controllati da programma. Lo schema a blocchi dell'intero sistema è mostrato in Figura 1. Il circuito di conversione fotoelettrico converte il segnale ottico che entra nel sistema in un segnale di corrente attraverso un rivelatore, e poi lo converte in un segnale di tensione attraverso un amplificatore operazionale a transimpedenza. Il sistema progetta due canali di filtraggio: lo sfondo adotta il filtraggio passa-basso e il segnale adotta il filtraggio passa-alto. Nello stato iniziale, l'interruttore analogico seleziona il canale di sfondo per impostazione predefinita e l'amplificatore programmabile è impostato sulla modalità di sfondo. Dopo che il segnale di fondo è stato campionato da A/D, viene inviato all'FPGA per il confronto della soglia. Quando viene rilevata una situazione maggiore della soglia, l'FPGA commuta il canale dell'interruttore analogico, viene selezionato il canale del filtro passa-alto e la modalità operativa dell'amplificatore controllato dal programma viene selezionata come modalità del segnale. In base alle caratteristiche del segnale che è ripido all'inizio e lento alla fine, l'FPGA realizza la raccolta e l'archiviazione dei dati in modo denso e poi sparso attraverso il controllo coordinato di A/D e FIFO.
2. Progettazione hardware del sistema di acquisizione dati
2.1 Circuito di preelaborazione del fronte stadio
Nel circuito di rilevamento fotoelettrico, il fotorilevatore è direttamente correlato alla qualità delle prestazioni del sistema. Al fine di ridurre l'influenza della corrente indotta causata dalle radiazioni elettromagnetiche ambientali, il dispositivo è adatto per l'imballaggio in ceramica. Inoltre, l'area fotosensibile del rilevatore non dovrebbe essere troppo grande, altrimenti aumenteranno parametri come corrente oscura, capacità di giunzione e tempo di salita, che influiranno sull'effetto di rilevamento. Nella progettazione viene utilizzato il fotodiodo al silicio S2387 della Japan Hamamatsu Company. Il rilevatore ha le caratteristiche di alta sensibilità, risposta rapida e ampia gamma dinamica. Il design del circuito adotta la modalità zero bias, nessuna corrente oscura, il rumore del diodo è principalmente il rumore termico generato dal resistore di shunt e ha la migliore precisione e linearità. Il filtro passa alto e passa basso adotta un filtro attivo, che ha una velocità di risposta rapida, un buon effetto di filtraggio delle armoniche e può compensare dinamicamente la potenza reattiva. L'amplificatore controllato da programma è composto da un amplificatore operazionale integrato e da un commutatore analogico. L'interruttore analogico è controllato da FPGA e diversi resistori sono collegati al terminale di ingresso dell'amplificatore operazionale per regolare il guadagno.
2.2 Circuito di stoccaggio del campionamento
Poiché la gamma dinamica del segnale target è molto ampia (circa 80 dB), è necessario selezionare un ADC con un'ampia gamma dinamica per realizzare l'acquisizione del segnale. L'adozione di 14 b ADC per campionare i segnali con un range dinamico la cui ampiezza varia fino a 4 ordini di grandezza può soddisfare i requisiti di elevata sensibilità di rivelazione richiesti dal sistema. Tuttavia, poiché tutti i dispositivi di conversione A/D presentano errori di precisione, l'utilizzo di componenti di conversione A/D ad alta precisione come componenti di conversione A/D a bassa precisione può ridurre gli errori di precisione. Questo design utilizza 16 bAD976A della società ADI. Convertitore AD976A a basso consumo energetico 16 b ad approssimazione successiva A/D, la velocità di conversione è di 200 KSPS, può scegliere un'alimentazione di riferimento interna o esterna da 2,5 V. AD976 consente a 16 b di emettere in parallelo contemporaneamente e può emettere sotto forma di due 8 b. Per risparmiare pin nel design, vengono adottate due uscite 8 b.
Per garantire una trasmissione accurata dei dati tra diversi domini di clock, la cache dei dati utilizza un FIFO asincrono. Il FIFO asincrono ha le caratteristiche di alta velocità e buona affidabilità e può evitare il campionamento errato dei dati dovuto alle differenze di fase tra i diversi clock. L'IDT7204 adottato nel progetto è un chip cache di memoria a doppia porta CMOS 4 096 × 9 b della serie IDT72XX. I puntatori interni di lettura e scrittura vengono letti e scritti sulla base di first-in first-out, e il clock di scrittura W e il clock di lettura R sono forniti esternamente; il flag pieno () e il flag vuoto () controllano l'overflow dei dati e la lettura vuota e scrivono quando la memoria di simulazione è piena Può facilmente espandere qualsiasi profondità di parola e lunghezza di parola.
